таблица маршрутизации на ASR9000

[Sergey M.]

Люди добрые,

интересует размер таблицы маршрутизации на ASR9000 с RSP2

размер памяти на процессорре влияет на ее размер или нет? Али все в ASIC зашито жестко?

 

официальная циска вся в отпусках, голову морочат.

[Fduchun]

IPv4 и IPv6 RIB ограничен только размером оперативки. Думаю, что миллионов 15-20 маршрутов в RIB эта железка зажует и не подавится.

Что касается FIB, то если верить документации его размер 1.3 миллиона IPv4 маршрутов.

[DelSt]

Что касается FIB, то если верить документации его размер 1.3 миллиона IPv4 маршрутов.

Это со старыми картами (которые до 80G) и если перераспределить память (уменьшить таблицу маков). По дефолту 1m.

На новых картах до 4m.

[Fduchun]

DelSt

На новых картах в Datasheet данных по FIB я не нашел.

А то, что 4m - это хорошо, но судя по тому, что вы пишете "до 4m" - они тоже шареные между IPv4, IPv6 и MAC?

Или фиксированные блоки есть под каждый раздел?

[Sergey M.]

А размер оперативки влияет на таблицу маршрутизации или нет?

или проще скажем. если роутер планируется использовать исключительно как молотилку трафика с поддержкой полной таблицы БГП (задачи бордера или IX), 4Гб на процах хватит или нет?

[zi_rus]

Влияет. 4Гб достаточно для любого обозримого числа маршрутов

 

Вот только если памати на линейных картах не достаточно будет, чтобы загрузить их все, то это получится охренетительно дорогой софтроутер, который еще и загнется на второй сотне мегабит

Edited July 7, 2012 by zi_rus

[Sergey M.]

там весь трафик бегает через RSP, при чем тут линейные карты?

[zi_rus]

С какого перепоя?

 

Вот как там трафик ходит

Edited July 7, 2012 by zi_rus

[Sergey M.]

Если я правильно понимаю, то свитч фабрик на RSP находится?!

Имеется ввиду сама плата процессорная, а не именно CPU.

 

таким образом решение куда слать трафик принимается непосредственно на плате RSP и линейные карты тут не причем. А память на линейных картах используется под буфера, QoS и т.д.

это если я все правильно понял из презентаций.

[zi_rus]

Находится, но это ничего не значит, она логически отделена от RP

 

all packet-forwarding decisions and actions take place on the individual line cards.

 

Решение о форфардинге пакета принимает NPU (один или несколько), расположенный на LC, на основании FIB, которую на него загрузил LC CPU, который в свою очередь получил FIB от RP.

 

Не нашел детальной картинки устройства свич-фабрики, но это не важно, факт в том, что будь на RSP хоть 100500 гигов памяти, FIB все равно должна быть на LC