Перейти к содержимому
Калькуляторы

Серьезный баг в архитектуре интела?

Нежданчик: ни один Intel Atom не подвержен ни одному из трех атак. У них OoOE, оказывается, работает только для регистровых данных.

 

https://www.anandtech.com/show/6936/intels-silvermont-architecture-revealed-getting-serious-about-mobile/2

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

2 часа назад, Tosha сказал:

Она в разнобой выделяется и не по границам степеней двойки.

АКСТИСЬ!!!

Я бы сказал что она выделяется по границе кратной размеру регистра на архитектуре, иначе будет писец на чтении и записи, притом полнейший, особенно не на х86.

В программах даже встречаются хаки вида когда минимум один младший бит указателя используется как флаг, а перед использованием указателя он обнуляется/маскируется.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Нежданчик: ни один Intel Atom не подвержен


Нет, только in-order атомы не подвержены, до Silvermontа. Вы просто не разобрались с регистрами в out-of-order архитектурах:

https://en.wikipedia.org/wiki/Register_renaming
https://en.wikipedia.org/wiki/Re-order_buffer
https://en.wikipedia.org/wiki/Tomasulo_algorithm

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

35 минут назад, snvoronkov сказал:

Нежданчик: ни один Intel Atom не подвержен ни одному из трех атак. У них OoOE, оказывается, работает только для регистровых данных.

Толку то, они все никакие: до настольных не дотягивают, а снизу их армы подпирают и выигрывают в потреблении.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

15 минут назад, ttttt сказал:


Нет, только in-order атомы не подвержены, до Silvermontа. Вы просто не разобрались с регистрами в out-of-order архитектурах:

https://en.wikipedia.org/wiki/Register_renaming
https://en.wikipedia.org/wiki/Re-order_buffer
https://en.wikipedia.org/wiki/Tomasulo_algorithm
 

Тамася в статье как раз про ограничение и именно для атомов. Возможно, связано с шириной канала до кэша или его ассоциативностью.

 

Ссыль нарыта во фряшном листе. Дал Бретт Гласс. Склонен ему верить, ибо очень старый кернел-хакер.

 

https://lists.freebsd.org/pipermail/freebsd-security/2018-January/009734.html

 

Upd: Пардон, не тот его пост в первой версии.

 

14 минут назад, Ivan_83 сказал:

Толку то, они все никакие: до настольных не дотягивают, а снизу их армы подпирают и выигрывают в потреблении.

Ну, хум хау. У мну планшет на атоме. :-)

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

1 час назад, snvoronkov сказал:

Ну, хум хау. У мну планшет на атоме. :-)

У меня уже второй ноут на атоме, был бы на арме может и лучше бы было.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

ибо очень старый кернел-хакер.



Нельзя так, это не делает никого никаким экспертом, особенно в компьютерных архитектурах и иногда заставляет разносить всякие выдумки по форумам :) Out-of-order - это не фича, это архитектурный подход. Он не имеет никакого смысла вообще на одних регистровых данных, в нем вся суть в том, чтобы делать что-то, пока ждем данных, которые прилетят в эти самые регистры.

Нацитировал, как Silvermont работает:

The low-power Atom design has finally moved a major step forward after several years of only small improvements. The Silvermont processor is now a serious competitor for the ARM processors. It has limited out-of-order execution capabilities for integer instructions, but not for floating point and vector instructions.

The Silvermont has five pipelines: One for memory read and write operations, two for integer operations, and two for floating point and vector operations.

Most instructions generate only 1 μop from the decoders. Read-modify, and read-modify-write instructions generate a single μop from the decoders, which is later split into two or more μops for the memory and execution units.

Instructions on general purpose registers can execute out of order to a limited degree. Apparently, no more than eight instructions can be pending at the same time.

The same logical register can be allocated to different physical registers in order to remove false dependencies. This also applies to floating point and vector registers, even though they cannot execute out of order in the same pipeline.

The memory bandwidth is one 128-bit read or write per clock cycle.

The size of the branch target buffer is unknown. The prediction rate is fair. The misprediction penalty is relatively low. Indirect branches have no pattern prediction.

(c) An optimization guide for assembly programmers and compiler makers
By Agner Fog

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

7 часов назад, ttttt сказал:

Нельзя так, это не делает никого никаким экспертом, особенно в компьютерных архитектурах и иногда заставляет разносить всякие выдумки по форумам :) Out-of-order - это не фича, это архитектурный подход. Он не имеет никакого смысла вообще на одних регистровых данных, в нем вся суть в том, чтобы делать что-то, пока ждем данных, которые прилетят в эти самые регистры.

Почитал внимательно на викичипе.

 

Вы правы. Поверил давно мне известному спецу, а зря. Речь идет только про то, что глубина конвеера сокращается при регистровых данных. Префетч из кэша по предсказанию никто не отменял. Не больше и не меньше.

 

Кстати, про "никакого смысла вообще на одних регистровых данных" - тут уж пардонте. RISC V именно так и делает.

Цитата

No announced RISC-V silicon is susceptible, and the popular open-source RISC-V Rocket processor is unaffected as it does not perform memory accesses speculatively.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

8 часов назад, pvl сказал:

https://skyfallattack.com/

 

ещё.

пока без деталей.

Ага. И домен у двух коров. :-))))

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

и вот ещё немного покушать

https://habrahabr.ru/company/pt/blog/346974/

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

22 minutes ago, stalker86 said:

и вот ещё немного покушать

https://habrahabr.ru/company/pt/blog/346974/

 

Ну ME - это специальный зонд, о котором все знали сначала. Зонд оказался дырявым, что тоже было ожидаемо.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

10 часов назад, Aliech сказал:

Ну ME - это специальный зонд, о котором все знали сначала. Зонд оказался дырявым, что тоже было ожидаемо.

Там порог входа раньше (ARC) был запредельный, это сейчас каждый студент туда полезет ибо там х86 стало.

Я вообще мимо проскочил: сидел на коредуо до прошлого года, там чипсеты ещё без этого (кроме Q35, которого у меня не было никогда), а щас на амд, тут psp в сеть не лазает.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Intel отзывает апдейты из-за возможной нестабильности систем:

https://www.computerworld.com/article/3250250/malware-vulnerabilities/belay-that-order-intel-says-you-should-not-install-its-meltdown-firmware-fixes.html

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Обнаруженные в архитектуре Intel уязвимости подстегнут спрос на серверы и память

https://www.bloomberg.com/news/articles/2018-01-24/sk-hynix-tops-analyst-estimates-on-demand-for-smartphone-memory

 

а под Windows 7 , есть ли патчи . 

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

https://www.ixbt.com/news/2018/01/31/amd-zen-2-spectre-7.html

Цитата

В ходе пресс-конференции, посвященной итогам квартала и года, руководство AMD обозначило ближайшие планы компании, затронув вопрос с уязвимостями Meltdown и Speсtre.

По словам генерального директора, Лизы Су (Lisa Su), процессоры на микроархитектуре Zen+, представляющей собой уменьшение Zen до 12-нанометрового процесса, будут поставляться с заплаткой на уровне микрокода. В процессорах на микроархитектуре Zen 2, рассчитанных на выпуск по 7-нанометровой технологии, изменения, устраняющие уязвимость, будут реализованы на аппаратном уровне. Процессоры Zen 2 в компании рассчитывают подготовить к передаче в производство в конце текущего года. Выпуск серийной продукции на рынок намечен на 2019 год. Лиза Су напомнила, что из-за особенностей архитектуры в процессорах AMD нет уязвимости Meltdown, а один из двух вариантов уязвимости Spectre очень трудно использовать.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

https://www.opennet.ru/opennews/art.shtml?num=48091

 

Хотели вариантов? А не интересует, уплочено!

 

У Принстона и Nvidia их есть ещё!

 

Покупаемых попкорн и пиво и садимся на диван смотреть как производители многоядерных процессоров со спекулятивных выполнением будут  выкручиваться.

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Мда. Интел радует меня всё больше и больше..

Обновление микрокода было заявлено для cpu ещё в прошлом выпуске апдейтов (которые отозвали)..но физически файла не было... сообщил интелу.. пообещали выложить при следующем заходе..даже заявку создали, если кому интересно номер заявки 03210375, сейчас выпустили апдейт...но файла для этого проца так и нет Intel(R) Xeon(R) CPU           E5645  @ 2.40GHz, хотя в описании прошивки он есть

и обезьянка на той стороне весело сообщает что мол не читайте совестк.. э.. то что написано на странице загрузок,а читайте https://www.intel.com/content/www/us/en/architecture-and-technology/facts-about-side-channel-analysis-and-intel-products.html

и типа создаём ещё 1 тиккет с номером 03339915

Поделиться сообщением


Ссылка на сообщение
Поделиться на других сайтах

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Гость
Ответить в тему...

×   Вставлено в виде отформатированного текста.   Вставить в виде обычного текста

  Разрешено не более 75 смайлов.

×   Ваша ссылка была автоматически встроена.   Отобразить как ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставить изображения напрямую. Загрузите или вставьте изображения по ссылке.